シラバス参照

基本情報／Basic Information
詳細情報／Detailed Information
授業計画詳細情報／Class Schedule Details

基本情報/Basic Information

開講科目名／Course	組込みシステム基礎演習／Exercise in Hadware Design
時間割コード／Course Code	7232000111
ナンバリングコード／Numbering Code
開講所属／Course Offered by	理工学部／
曜日コマ／Day, Period	木／Thu　2
開講区分／Semester offered	後期／second semester
単位数／Credits	2.0
学年／Year	2,3,4
主担当教員／Main Instructor	今井雅／IMAI MASASHI
科目区分／Course Group	専門教育科目　専門応用科目
教室／Classroom
必修・選択／Required/Elective	必修
授業形式／Class Format	演習科目
メディア授業／Media lecture	－

担当教員情報/Instructor Information

教員名／Instructor	教員所属名／Faculty/Department
今井雅／IMAI MASASHI	理工学研究科／

難易度（レベル）／Level	レベル2
対応するＣＰ／ＤＰ／CP/DP	CP・DP　１　見通す力　　 CP・DP　２　解決していく力
授業としての具体的到達目標／Concrete arrival target as the class	○コンピュータシステムの構成要素であるハードウェア設計において、ハードウェア記述言語を用いた高位レベルの設計からスタンダードセル方式の配置配線を行う下位レベルの設計まで、LSIチップ設計の流れを理解すること【見通す力】 ○ハードウェア記述言語による回路設計ができること【解決していく力】 ○EDAツールを用いて、設計した回路の論理合成及び動作検証を行うことができること【解決していく力】 ○トレードオフの概念を理解し、求められる仕様に応じた回路を設計することができること【解決していく力】
授業の概要／Summary of the class	この科目は、組込みシステム基礎の演習として位置づけられます。ハードウェア記述言語による所望の論理回路の記述方法からEDAツールによる評価、論理合成、配置配線設計までを、教育用計算機システム上で実行する手順を学びます。スタンダードセルライブラリを構成する論理ゲートセルのアナログレベル設計・評価方法から、コンピュータを構成する加算回路などの演算回路やメモリ等の機能や構造の記述方法などを学びます。さらに、EDAツールによる論理合成や配置配線手法、性能評価手法、及び設計した回路の動作検証手法を学びます。なお、プログラミング室で行う授業では、環境変数を変更したりデスクトップを設定するなどして、演習を進めやすいように自分に合った環境を整えます。
授業の内容予定／Contents plan of the class	第１回：ガイダンス・組込みシステムの設計・製造について第２回：設計フロー、EDAツールについて第３回：ハードウェア記述言語Verilog・ツール操作第４回：論理ゲート、加算回路のゲートレベル設計（講義及び演習）第５回：論理ゲート、加算回路のゲートレベル設計（演習）第６回：組合せ回路の論理合成（講義及び演習）第７回：組合せ回路の論理合成（演習）第８回：順序回路の論理合成（講義及び演習）第９回：順序回路の論理合成（演習）第１０回：アナログ回路設計（講義及び演習）第１１回：アナログ回路設計（演習）第１２回：スタンダードセル設計（講義及び演習）第１３回：スタンダードセル設計（演習）第１４回：配置配線設計・総合演習（講義及び演習）第１５回：配置配線設計・総合演習（演習）
成績評価方法及び採点基準／A scholastic evaluation method and marking standard	毎回の課題に関する取り組み状況などの平常評価(50%)、課題毎のレポート(50%)を基本とし、授業の参加度・理解度も含め総合的に評価します。
予習及び復習等の内容／Contents such as preparations for lessons and the review	講義・演習の内容を次回の講義までに各自で復習をして、課題を確実に行ってください。予習については、課題毎に講義で指示します。
教材・教科書／The teaching materials, textbook	HDLによるVLSI設計 VerilogHDLとVHDLによるCPU設計深山正幸著共立出版
参考文献／bibliography	課題毎に適宜資料を提示します。
留意点・予備知識／Point to keep in mind, back ground	本演習は、前期の「組込みシステム基礎」の講義内容を前提としています。
授業内容に関する質問・疑義等／Question, doubt about class contents	月曜13:00-15:00 理工学1号館417室
Eメールアドレス・HPアドレス／E-mail address, HP address	miyabi@hirosaki-u.ac.jp https://www.hal.eit.hirosaki-u.ac.jp/
学問分野1（主学問分野）／Discipline 1	C21:電気電子工学およびその関連分野
学問分野2（副学問分野）／Discipline 2	J60:情報科学、情報工学およびその関連分野
学問分野3（副学問分野）／Discipline 3	J62:応用情報学およびその関連分野
実務経験のある教員による授業科目について／About the class subject by the teacher with the work experience	なし
地域志向科目／Local intention subject	なし
授業形態・授業方法／Class form, class method	演習形式で行います。プログラミング室の端末を利用して回路設計を行います。（メディア授業に移行した場合は、Teamsで実施します。）
科目ナンバー／The subject number
メディア授業による著作物利用の有無について／Whether or not copyrighted works are used in media classes	有／Yes
その他／Others	特に無し

No.	回（日時）／Time (date and time)	主題と位置付け（担当）／Subjects and instructor's position	学習方法と内容／Methods and contents	備考／Notes
該当するデータはありません

開講科目名／Course	組込みシステム基礎演習／Exercise in Hadware Design
時間割コード／Course Code	7232000111
ナンバリングコード／Numbering Code
開講所属／Course Offered by	理工学部／
曜日コマ／Day, Period	木／Thu　2
開講区分／Semester offered	後期／second semester
単位数／Credits	2.0
学年／Year	2,3,4
主担当教員／Main Instructor	今井雅／IMAI MASASHI
科目区分／Course Group	専門教育科目　専門応用科目
教室／Classroom
必修・選択／Required/Elective	必修
授業形式／Class Format	演習科目
メディア授業／Media lecture	－

難易度（レベル）／Level	レベル2
対応するＣＰ／ＤＰ／CP/DP	CP・DP　１　見通す力　　 CP・DP　２　解決していく力
授業としての具体的到達目標／Concrete arrival target as the class	○コンピュータシステムの構成要素であるハードウェア設計において、ハードウェア記述言語を用いた高位レベルの設計からスタンダードセル方式の配置配線を行う下位レベルの設計まで、LSIチップ設計の流れを理解すること【見通す力】 ○ハードウェア記述言語による回路設計ができること【解決していく力】 ○EDAツールを用いて、設計した回路の論理合成及び動作検証を行うことができること【解決していく力】 ○トレードオフの概念を理解し、求められる仕様に応じた回路を設計することができること【解決していく力】
授業の概要／Summary of the class	この科目は、組込みシステム基礎の演習として位置づけられます。ハードウェア記述言語による所望の論理回路の記述方法からEDAツールによる評価、論理合成、配置配線設計までを、教育用計算機システム上で実行する手順を学びます。スタンダードセルライブラリを構成する論理ゲートセルのアナログレベル設計・評価方法から、コンピュータを構成する加算回路などの演算回路やメモリ等の機能や構造の記述方法などを学びます。さらに、EDAツールによる論理合成や配置配線手法、性能評価手法、及び設計した回路の動作検証手法を学びます。なお、プログラミング室で行う授業では、環境変数を変更したりデスクトップを設定するなどして、演習を進めやすいように自分に合った環境を整えます。
授業の内容予定／Contents plan of the class	第１回：ガイダンス・組込みシステムの設計・製造について第２回：設計フロー、EDAツールについて第３回：ハードウェア記述言語Verilog・ツール操作第４回：論理ゲート、加算回路のゲートレベル設計（講義及び演習）第５回：論理ゲート、加算回路のゲートレベル設計（演習）第６回：組合せ回路の論理合成（講義及び演習）第７回：組合せ回路の論理合成（演習）第８回：順序回路の論理合成（講義及び演習）第９回：順序回路の論理合成（演習）第１０回：アナログ回路設計（講義及び演習）第１１回：アナログ回路設計（演習）第１２回：スタンダードセル設計（講義及び演習）第１３回：スタンダードセル設計（演習）第１４回：配置配線設計・総合演習（講義及び演習）第１５回：配置配線設計・総合演習（演習）
成績評価方法及び採点基準／A scholastic evaluation method and marking standard	毎回の課題に関する取り組み状況などの平常評価(50%)、課題毎のレポート(50%)を基本とし、授業の参加度・理解度も含め総合的に評価します。
予習及び復習等の内容／Contents such as preparations for lessons and the review	講義・演習の内容を次回の講義までに各自で復習をして、課題を確実に行ってください。予習については、課題毎に講義で指示します。
教材・教科書／The teaching materials, textbook	HDLによるVLSI設計 VerilogHDLとVHDLによるCPU設計深山正幸著共立出版
参考文献／bibliography	課題毎に適宜資料を提示します。
留意点・予備知識／Point to keep in mind, back ground	本演習は、前期の「組込みシステム基礎」の講義内容を前提としています。
授業内容に関する質問・疑義等／Question, doubt about class contents	月曜13:00-15:00 理工学1号館417室
Eメールアドレス・HPアドレス／E-mail address, HP address	miyabi@hirosaki-u.ac.jp https://www.hal.eit.hirosaki-u.ac.jp/
学問分野1（主学問分野）／Discipline 1	C21:電気電子工学およびその関連分野
学問分野2（副学問分野）／Discipline 2	J60:情報科学、情報工学およびその関連分野
学問分野3（副学問分野）／Discipline 3	J62:応用情報学およびその関連分野
実務経験のある教員による授業科目について／About the class subject by the teacher with the work experience	なし
地域志向科目／Local intention subject	なし
授業形態・授業方法／Class form, class method	演習形式で行います。プログラミング室の端末を利用して回路設計を行います。（メディア授業に移行した場合は、Teamsで実施します。）
科目ナンバー／The subject number
メディア授業による著作物利用の有無について／Whether or not copyrighted works are used in media classes	有／Yes
その他／Others	特に無し

授業情報／Class Information

基本情報/Basic Information

担当教員情報/Instructor Information